//
// Generated by NVIDIA NVVM Compiler
// Compiler built on Wed Jul 10 12:41:20 2013 (1373485280)
// Cuda compilation tools, release 5.5, V5.5.0
//

.version 3.2
.target sm_30
.address_size 64

	.file	1 "D:/singlebarrel/releases/2014.03/shared/adobe/Iridas/IRIDASLIB/GPU/fxMedianFilter5x5H.cu", 1399785249, 2729
	.file	2 "d:\\singlebarrel\\releases\\2014.03\\shared\\adobe\\mediacore\\external\\3rdparty\\nvidia\\cuda\\win\\include\\device_functions.h", 1399785281, 191626
.global .texref texture0_RECT;
.global .align 1 .b8 $str[11] = {95, 95, 67, 85, 68, 65, 95, 70, 84, 90, 0};

.visible .entry ShaderKernel_fxMedianFilter5x5H(
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_0,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_1,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_2,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_3,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_4,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_5,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_6
)
{
	.reg .pred 	%p<41>;
	.reg .s16 	%rs<5>;
	.reg .s32 	%r<14>;
	.reg .f32 	%f<93>;
	.reg .s64 	%rd<17>;


	ld.param.u64 	%rd2, [ShaderKernel_fxMedianFilter5x5H_param_0];
	ld.param.u32 	%r4, [ShaderKernel_fxMedianFilter5x5H_param_1];
	ld.param.u32 	%r5, [ShaderKernel_fxMedianFilter5x5H_param_2];
	ld.param.u32 	%r6, [ShaderKernel_fxMedianFilter5x5H_param_3];
	ld.param.u32 	%r7, [ShaderKernel_fxMedianFilter5x5H_param_4];
	cvta.to.global.u64 	%rd1, %rd2;
	.loc 1 24 1
	mov.u32 	%r8, %ntid.x;
	mov.u32 	%r9, %ctaid.x;
	mov.u32 	%r10, %tid.x;
	mad.lo.s32 	%r1, %r8, %r9, %r10;
	mov.u32 	%r11, %ntid.y;
	mov.u32 	%r12, %ctaid.y;
	mov.u32 	%r13, %tid.y;
	mad.lo.s32 	%r2, %r11, %r12, %r13;
	.loc 1 24 1
	setp.lt.s32	%p1, %r1, %r6;
	setp.lt.s32	%p2, %r2, %r7;
	and.pred  	%p3, %p1, %p2;
	.loc 1 24 1
	@!%p3 bra 	BB0_4;
	bra.uni 	BB0_1;

BB0_1:
	.loc 1 24 1
	cvt.rn.f32.s32	%f39, %r1;
	add.ftz.f32 	%f25, %f39, 0f3F000000;
	cvt.rn.f32.s32	%f40, %r2;
	add.ftz.f32 	%f26, %f40, 0f3F000000;
	.loc 1 24 1
	add.ftz.f32 	%f19, %f25, 0fBF800000;
	add.ftz.f32 	%f20, %f26, 0f80000000;
	add.ftz.f32 	%f13, %f25, 0fC0000000;
	.loc 1 24 1
	add.ftz.f32 	%f31, %f25, 0f3F800000;
	add.ftz.f32 	%f38, %f26, 0f00000000;
	add.ftz.f32 	%f37, %f25, 0f40000000;
	.loc 1 24 111
	// inline asm
	tex.2d.v4.f32.f32 {%f9, %f10, %f11, %f12}, [texture0_RECT, {%f13, %f20}];
	// inline asm
	.loc 1 24 111
	// inline asm
	tex.2d.v4.f32.f32 {%f15, %f16, %f17, %f18}, [texture0_RECT, {%f19, %f20}];
	// inline asm
	.loc 1 24 111
	// inline asm
	tex.2d.v4.f32.f32 {%f21, %f22, %f23, %f24}, [texture0_RECT, {%f25, %f26}];
	// inline asm
	.loc 1 24 111
	// inline asm
	tex.2d.v4.f32.f32 {%f27, %f28, %f29, %f30}, [texture0_RECT, {%f31, %f38}];
	// inline asm
	.loc 1 24 111
	// inline asm
	tex.2d.v4.f32.f32 {%f33, %f34, %f35, %f36}, [texture0_RECT, {%f37, %f38}];
	// inline asm
	.loc 1 24 1
	setp.gt.ftz.f32	%p4, %f11, %f17;
	selp.f32	%f41, %f17, %f11, %p4;
	setp.gt.ftz.f32	%p5, %f10, %f16;
	selp.f32	%f42, %f16, %f10, %p5;
	setp.gt.ftz.f32	%p6, %f9, %f15;
	selp.f32	%f43, %f15, %f9, %p6;
	setp.gt.ftz.f32	%p7, %f12, %f18;
	selp.f32	%f44, %f18, %f12, %p7;
	.loc 1 24 1
	selp.f32	%f45, %f11, %f17, %p4;
	selp.f32	%f46, %f10, %f16, %p5;
	selp.f32	%f47, %f9, %f15, %p6;
	selp.f32	%f48, %f12, %f18, %p7;
	.loc 1 24 1
	setp.gt.ftz.f32	%p8, %f23, %f29;
	selp.f32	%f49, %f29, %f23, %p8;
	setp.gt.ftz.f32	%p9, %f22, %f28;
	selp.f32	%f50, %f28, %f22, %p9;
	setp.gt.ftz.f32	%p10, %f21, %f27;
	selp.f32	%f51, %f27, %f21, %p10;
	setp.gt.ftz.f32	%p11, %f24, %f30;
	selp.f32	%f52, %f30, %f24, %p11;
	.loc 1 24 1
	selp.f32	%f53, %f23, %f29, %p8;
	selp.f32	%f54, %f22, %f28, %p9;
	selp.f32	%f55, %f21, %f27, %p10;
	selp.f32	%f56, %f24, %f30, %p11;
	.loc 1 24 1
	setp.gt.ftz.f32	%p12, %f45, %f49;
	selp.f32	%f57, %f49, %f45, %p12;
	setp.gt.ftz.f32	%p13, %f46, %f50;
	selp.f32	%f58, %f50, %f46, %p13;
	setp.gt.ftz.f32	%p14, %f47, %f51;
	selp.f32	%f59, %f51, %f47, %p14;
	setp.gt.ftz.f32	%p15, %f48, %f52;
	selp.f32	%f60, %f52, %f48, %p15;
	.loc 1 24 1
	selp.f32	%f61, %f45, %f49, %p12;
	selp.f32	%f62, %f46, %f50, %p13;
	selp.f32	%f63, %f47, %f51, %p14;
	selp.f32	%f64, %f48, %f52, %p15;
	.loc 1 24 1
	setp.gt.ftz.f32	%p16, %f53, %f35;
	selp.f32	%f65, %f35, %f53, %p16;
	setp.gt.ftz.f32	%p17, %f54, %f34;
	selp.f32	%f66, %f34, %f54, %p17;
	setp.gt.ftz.f32	%p18, %f55, %f33;
	selp.f32	%f67, %f33, %f55, %p18;
	setp.gt.ftz.f32	%p19, %f56, %f36;
	selp.f32	%f68, %f36, %f56, %p19;
	.loc 1 24 1
	selp.f32	%f69, %f53, %f35, %p16;
	selp.f32	%f70, %f54, %f34, %p17;
	selp.f32	%f71, %f55, %f33, %p18;
	selp.f32	%f72, %f56, %f36, %p19;
	.loc 1 24 1
	setp.gt.ftz.f32	%p20, %f41, %f57;
	selp.f32	%f73, %f41, %f57, %p20;
	setp.gt.ftz.f32	%p21, %f42, %f58;
	selp.f32	%f74, %f42, %f58, %p21;
	setp.gt.ftz.f32	%p22, %f43, %f59;
	selp.f32	%f75, %f43, %f59, %p22;
	setp.gt.ftz.f32	%p23, %f44, %f60;
	selp.f32	%f76, %f44, %f60, %p23;
	.loc 1 24 1
	setp.gt.ftz.f32	%p24, %f61, %f65;
	selp.f32	%f77, %f65, %f61, %p24;
	setp.gt.ftz.f32	%p25, %f62, %f66;
	selp.f32	%f78, %f66, %f62, %p25;
	setp.gt.ftz.f32	%p26, %f63, %f67;
	selp.f32	%f79, %f67, %f63, %p26;
	setp.gt.ftz.f32	%p27, %f64, %f68;
	selp.f32	%f80, %f68, %f64, %p27;
	.loc 1 24 1
	selp.f32	%f81, %f61, %f65, %p24;
	selp.f32	%f82, %f62, %f66, %p25;
	selp.f32	%f83, %f63, %f67, %p26;
	selp.f32	%f84, %f64, %f68, %p27;
	.loc 1 24 1
	setp.gt.ftz.f32	%p28, %f73, %f77;
	selp.f32	%f85, %f73, %f77, %p28;
	setp.gt.ftz.f32	%p29, %f74, %f78;
	selp.f32	%f86, %f74, %f78, %p29;
	setp.gt.ftz.f32	%p30, %f75, %f79;
	selp.f32	%f87, %f75, %f79, %p30;
	setp.gt.ftz.f32	%p31, %f76, %f80;
	selp.f32	%f88, %f76, %f80, %p31;
	.loc 1 24 1
	setp.gt.ftz.f32	%p32, %f81, %f69;
	selp.f32	%f89, %f69, %f81, %p32;
	setp.gt.ftz.f32	%p33, %f82, %f70;
	selp.f32	%f90, %f70, %f82, %p33;
	setp.gt.ftz.f32	%p34, %f83, %f71;
	selp.f32	%f91, %f71, %f83, %p34;
	setp.gt.ftz.f32	%p35, %f84, %f72;
	selp.f32	%f92, %f72, %f84, %p35;
	.loc 1 24 1
	setp.gt.ftz.f32	%p36, %f85, %f89;
	selp.f32	%f7, %f89, %f85, %p36;
	setp.gt.ftz.f32	%p37, %f86, %f90;
	selp.f32	%f6, %f90, %f86, %p37;
	setp.gt.ftz.f32	%p38, %f87, %f91;
	selp.f32	%f5, %f91, %f87, %p38;
	setp.gt.ftz.f32	%p39, %f88, %f92;
	selp.f32	%f8, %f92, %f88, %p39;
	.loc 1 24 1
	mad.lo.s32 	%r3, %r2, %r4, %r1;
	.loc 1 24 1
	setp.eq.s32	%p40, %r5, 0;
	@%p40 bra 	BB0_3;

	mul.wide.s32 	%rd13, %r3, 16;
	add.s64 	%rd14, %rd1, %rd13;
	.loc 1 24 1
	st.global.v4.f32 	[%rd14], {%f5, %f6, %f7, %f8};
	bra.uni 	BB0_4;

BB0_3:
	mul.wide.s32 	%rd15, %r3, 8;
	add.s64 	%rd16, %rd1, %rd15;
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f5;
	mov.b16 	%rs1, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f6;
	mov.b16 	%rs2, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f7;
	mov.b16 	%rs3, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f8;
	mov.b16 	%rs4, %temp;
}
	.loc 1 24 241
	st.global.v4.u16 	[%rd16], {%rs1, %rs2, %rs3, %rs4};

BB0_4:
	.loc 1 24 2
	ret;
}


