//
// Generated by NVIDIA NVVM Compiler
// Compiler built on Wed Jul 10 12:41:20 2013 (1373485280)
// Cuda compilation tools, release 5.5, V5.5.0
//

.version 3.2
.target sm_30
.address_size 64

	.file	1 "D:/singlebarrel/releases/2014.03/shared/adobe/Iridas/IRIDASLIB/GPU/fxDegrainPass1.cu", 1399785249, 4558
	.file	2 "d:\\singlebarrel\\releases\\2014.03\\shared\\adobe\\mediacore\\external\\3rdparty\\nvidia\\cuda\\win\\include\\device_functions.h", 1399785281, 191626
.global .texref texture0_RECT;
// ShaderKernel_fxDegrainPass1$__cuda_local_var_170266_474_non_const_p_local has been demoted
.global .align 1 .b8 $str[11] = {95, 95, 67, 85, 68, 65, 95, 70, 84, 90, 0};

.visible .entry ShaderKernel_fxDegrainPass1(
	.param .u64 ShaderKernel_fxDegrainPass1_param_0,
	.param .u32 ShaderKernel_fxDegrainPass1_param_1,
	.param .u32 ShaderKernel_fxDegrainPass1_param_2,
	.param .u32 ShaderKernel_fxDegrainPass1_param_3,
	.param .u32 ShaderKernel_fxDegrainPass1_param_4,
	.param .u64 ShaderKernel_fxDegrainPass1_param_5,
	.param .u64 ShaderKernel_fxDegrainPass1_param_6
)
{
	.reg .pred 	%p<22>;
	.reg .s16 	%rs<5>;
	.reg .s32 	%r<14>;
	.reg .f32 	%f<194>;
	.reg .s64 	%rd<28>;
	// demoted variable
	.shared .align 16 .b8 ShaderKernel_fxDegrainPass1$__cuda_local_var_170266_474_non_const_p_local[16];

	ld.param.u64 	%rd4, [ShaderKernel_fxDegrainPass1_param_0];
	ld.param.u32 	%r4, [ShaderKernel_fxDegrainPass1_param_1];
	ld.param.u32 	%r5, [ShaderKernel_fxDegrainPass1_param_2];
	ld.param.u32 	%r6, [ShaderKernel_fxDegrainPass1_param_3];
	ld.param.u32 	%r7, [ShaderKernel_fxDegrainPass1_param_4];
	ld.param.u64 	%rd5, [ShaderKernel_fxDegrainPass1_param_5];
	cvta.to.global.u64 	%rd1, %rd4;
	cvta.to.global.u64 	%rd2, %rd5;
	.loc 1 28 1
	mov.u32 	%r8, %ntid.x;
	mov.u32 	%r9, %ctaid.x;
	mov.u32 	%r1, %tid.x;
	mad.lo.s32 	%r2, %r8, %r9, %r1;
	mov.u32 	%r10, %ntid.y;
	mov.u32 	%r11, %ctaid.y;
	mov.u32 	%r12, %tid.y;
	mad.lo.s32 	%r3, %r10, %r11, %r12;
	.loc 1 28 1
	setp.lt.s32	%p1, %r2, %r6;
	setp.lt.s32	%p2, %r3, %r7;
	and.pred  	%p3, %p1, %p2;
	.loc 1 28 1
	@!%p3 bra 	BB0_6;
	bra.uni 	BB0_1;

BB0_1:
	.loc 1 28 1
	cvt.rn.f32.s32	%f11, %r2;
	add.ftz.f32 	%f1, %f11, 0f3F000000;
	cvt.rn.f32.s32	%f12, %r3;
	add.ftz.f32 	%f2, %f12, 0f3F000000;
	.loc 1 28 1
	setp.ne.s32	%p4, %r1, 0;
	@%p4 bra 	BB0_3;

	.loc 1 28 1
	ld.global.v4.f32 	{%f13, %f14, %f15, %f16}, [%rd2];
	st.shared.v4.f32 	[ShaderKernel_fxDegrainPass1$__cuda_local_var_170266_474_non_const_p_local], {%f13, %f14, %f15, %f16};

BB0_3:
	.loc 1 28 1
	bar.sync 	0;
	.loc 1 28 1
	add.ftz.f32 	%f38, %f2, 0f3F800000;
	mov.f32 	%f75, 0f3F800000;
	.loc 1 28 1
	add.ftz.f32 	%f61, %f1, 0fBF800000;
	.loc 1 28 111
	// inline asm
	tex.2d.v4.f32.f32 {%f21, %f22, %f23, %f24}, [texture0_RECT, {%f61, %f38}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f67, %f1, 0f00000000;
	.loc 1 28 111
	// inline asm
	tex.2d.v4.f32.f32 {%f27, %f28, %f29, %f30}, [texture0_RECT, {%f67, %f38}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f73, %f1, 0f3F800000;
	.loc 1 28 111
	// inline asm
	tex.2d.v4.f32.f32 {%f33, %f34, %f35, %f36}, [texture0_RECT, {%f73, %f38}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f56, %f2, 0f00000000;
	.loc 1 28 113
	// inline asm
	tex.2d.v4.f32.f32 {%f39, %f40, %f41, %f42}, [texture0_RECT, {%f61, %f56}];
	// inline asm
	.loc 1 28 119
	// inline asm
	tex.2d.v4.f32.f32 {%f45, %f46, %f47, %f48}, [texture0_RECT, {%f1, %f2}];
	// inline asm
	.loc 1 28 119
	// inline asm
	tex.2d.v4.f32.f32 {%f51, %f52, %f53, %f54}, [texture0_RECT, {%f73, %f56}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f76, %f53, %f41;
	add.ftz.f32 	%f77, %f52, %f40;
	add.ftz.f32 	%f78, %f51, %f39;
	add.ftz.f32 	%f79, %f54, %f42;
	.loc 1 28 1
	add.ftz.f32 	%f74, %f2, 0fBF800000;
	.loc 1 28 119
	// inline asm
	tex.2d.v4.f32.f32 {%f57, %f58, %f59, %f60}, [texture0_RECT, {%f61, %f74}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f80, %f59, %f35;
	add.ftz.f32 	%f81, %f58, %f34;
	add.ftz.f32 	%f82, %f57, %f33;
	add.ftz.f32 	%f83, %f60, %f36;
	.loc 1 28 119
	// inline asm
	tex.2d.v4.f32.f32 {%f63, %f64, %f65, %f66}, [texture0_RECT, {%f67, %f74}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f84, %f65, %f29;
	add.ftz.f32 	%f85, %f64, %f28;
	add.ftz.f32 	%f86, %f63, %f27;
	add.ftz.f32 	%f87, %f66, %f30;
	.loc 1 28 119
	// inline asm
	tex.2d.v4.f32.f32 {%f69, %f70, %f71, %f72}, [texture0_RECT, {%f73, %f74}];
	// inline asm
	.loc 1 28 1
	add.ftz.f32 	%f88, %f71, %f23;
	add.ftz.f32 	%f89, %f70, %f22;
	add.ftz.f32 	%f90, %f69, %f21;
	add.ftz.f32 	%f91, %f72, %f24;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f92, %f41, 0f3F666666, %f40;
	fma.rn.ftz.f32 	%f93, %f39, 0f3F4CCCCD, %f92;
	fma.rn.ftz.f32 	%f94, %f35, 0f3F666666, %f34;
	fma.rn.ftz.f32 	%f95, %f33, 0f3F4CCCCD, %f94;
	fma.rn.ftz.f32 	%f96, %f29, 0f3F666666, %f28;
	fma.rn.ftz.f32 	%f97, %f27, 0f3F4CCCCD, %f96;
	fma.rn.ftz.f32 	%f98, %f23, 0f3F666666, %f22;
	fma.rn.ftz.f32 	%f99, %f21, 0f3F4CCCCD, %f98;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f100, %f47, 0f3F666666, %f46;
	fma.rn.ftz.f32 	%f101, %f45, 0f3F4CCCCD, %f100;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f102, %f53, 0f3F666666, %f52;
	fma.rn.ftz.f32 	%f103, %f51, 0f3F4CCCCD, %f102;
	fma.rn.ftz.f32 	%f104, %f59, 0f3F666666, %f58;
	fma.rn.ftz.f32 	%f105, %f57, 0f3F4CCCCD, %f104;
	fma.rn.ftz.f32 	%f106, %f65, 0f3F666666, %f64;
	fma.rn.ftz.f32 	%f107, %f63, 0f3F4CCCCD, %f106;
	fma.rn.ftz.f32 	%f108, %f71, 0f3F666666, %f70;
	fma.rn.ftz.f32 	%f109, %f69, 0f3F4CCCCD, %f108;
	mul.ftz.f32 	%f110, %f77, 0f3E485CD8;
	fma.rn.ftz.f32 	%f111, %f76, 0f3DCC1E0A, %f110;
	fma.rn.ftz.f32 	%f112, %f78, 0f3D1BA5E3, %f111;
	mul.ftz.f32 	%f113, %f81, 0f3E485CD8;
	fma.rn.ftz.f32 	%f114, %f80, 0f3DCC1E0A, %f113;
	fma.rn.ftz.f32 	%f115, %f82, 0f3D1BA5E3, %f114;
	mul.ftz.f32 	%f116, %f85, 0f3E485CD8;
	fma.rn.ftz.f32 	%f117, %f84, 0f3DCC1E0A, %f116;
	fma.rn.ftz.f32 	%f118, %f86, 0f3D1BA5E3, %f117;
	mul.ftz.f32 	%f119, %f89, 0f3E485CD8;
	fma.rn.ftz.f32 	%f120, %f88, 0f3DCC1E0A, %f119;
	fma.rn.ftz.f32 	%f121, %f90, 0f3D1BA5E3, %f120;
	.loc 1 28 1
	mul.ftz.f32 	%f122, %f46, 0f3E485CD8;
	fma.rn.ftz.f32 	%f123, %f47, 0f3DCC1E0A, %f122;
	fma.rn.ftz.f32 	%f124, %f45, 0f3D1BA5E3, %f123;
	.loc 1 28 1
	add.ftz.f32 	%f125, %f112, %f124;
	.loc 2 2820 10
	cvt.ftz.sat.f32.f32	%f126, %f125;
	.loc 1 28 1
	add.ftz.f32 	%f127, %f115, %f124;
	.loc 2 2820 10
	cvt.ftz.sat.f32.f32	%f128, %f127;
	.loc 1 28 1
	add.ftz.f32 	%f129, %f118, %f124;
	.loc 2 2820 10
	cvt.ftz.sat.f32.f32	%f130, %f129;
	.loc 1 28 1
	add.ftz.f32 	%f131, %f121, %f124;
	.loc 2 2820 10
	cvt.ftz.sat.f32.f32	%f132, %f131;
	.loc 1 28 1
	setp.gt.ftz.f32	%p5, %f103, %f101;
	selp.f32	%f133, %f101, %f103, %p5;
	setp.gt.ftz.f32	%p6, %f105, %f101;
	selp.f32	%f134, %f101, %f105, %p6;
	setp.gt.ftz.f32	%p7, %f107, %f101;
	selp.f32	%f135, %f101, %f107, %p7;
	setp.gt.ftz.f32	%p8, %f109, %f101;
	selp.f32	%f136, %f101, %f109, %p8;
	.loc 1 28 1
	setp.gt.ftz.f32	%p9, %f133, %f93;
	selp.f32	%f137, %f93, %f133, %p9;
	setp.gt.ftz.f32	%p10, %f134, %f95;
	selp.f32	%f138, %f95, %f134, %p10;
	setp.gt.ftz.f32	%p11, %f135, %f97;
	selp.f32	%f139, %f97, %f135, %p11;
	setp.gt.ftz.f32	%p12, %f136, %f99;
	selp.f32	%f140, %f99, %f136, %p12;
	.loc 1 28 1
	selp.f32	%f141, %f103, %f101, %p5;
	selp.f32	%f142, %f105, %f101, %p6;
	selp.f32	%f143, %f107, %f101, %p7;
	selp.f32	%f144, %f109, %f101, %p8;
	.loc 1 28 1
	setp.gt.ftz.f32	%p13, %f141, %f93;
	selp.f32	%f145, %f141, %f93, %p13;
	setp.gt.ftz.f32	%p14, %f142, %f95;
	selp.f32	%f146, %f142, %f95, %p14;
	setp.gt.ftz.f32	%p15, %f143, %f97;
	selp.f32	%f147, %f143, %f97, %p15;
	setp.gt.ftz.f32	%p16, %f144, %f99;
	selp.f32	%f148, %f144, %f99, %p16;
	.loc 1 28 1
	sub.ftz.f32 	%f149, %f145, %f137;
	sub.ftz.f32 	%f150, %f146, %f138;
	sub.ftz.f32 	%f151, %f147, %f139;
	sub.ftz.f32 	%f152, %f148, %f140;
	.loc 1 28 1
	sub.ftz.f32 	%f153, %f75, %f126;
	.loc 1 28 1
	ld.shared.v2.f32 	{%f154, %f155}, [ShaderKernel_fxDegrainPass1$__cuda_local_var_170266_474_non_const_p_local];
	.loc 1 28 1
	mul.ftz.f32 	%f157, %f153, %f154;
	fma.rn.ftz.f32 	%f159, %f126, %f155, %f157;
	sub.ftz.f32 	%f160, %f75, %f128;
	mul.ftz.f32 	%f161, %f160, %f154;
	fma.rn.ftz.f32 	%f162, %f128, %f155, %f161;
	sub.ftz.f32 	%f163, %f75, %f130;
	mul.ftz.f32 	%f164, %f163, %f154;
	fma.rn.ftz.f32 	%f165, %f130, %f155, %f164;
	sub.ftz.f32 	%f166, %f75, %f132;
	mul.ftz.f32 	%f167, %f166, %f154;
	fma.rn.ftz.f32 	%f168, %f132, %f155, %f167;
	.loc 1 28 1
	setp.lt.ftz.f32	%p17, %f149, %f159;
	selp.f32	%f169, 0f3F800000, 0f00000000, %p17;
	setp.lt.ftz.f32	%p18, %f150, %f162;
	selp.f32	%f170, 0f3F800000, 0f00000000, %p18;
	setp.lt.ftz.f32	%p19, %f151, %f165;
	selp.f32	%f171, 0f3F800000, 0f00000000, %p19;
	setp.lt.ftz.f32	%p20, %f152, %f168;
	selp.f32	%f172, 0f3F800000, 0f00000000, %p20;
	.loc 1 28 1
	add.ftz.f32 	%f173, %f169, %f170;
	add.ftz.f32 	%f174, %f173, %f171;
	add.ftz.f32 	%f175, %f174, %f172;
	fma.rn.ftz.f32 	%f176, %f175, 0f40000000, 0f3F800000;
	.loc 2 2910 10
	div.rn.ftz.f32 	%f177, %f75, %f176;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f178, %f169, %f76, %f47;
	fma.rn.ftz.f32 	%f179, %f169, %f77, %f46;
	fma.rn.ftz.f32 	%f180, %f169, %f78, %f45;
	fma.rn.ftz.f32 	%f181, %f169, %f79, %f48;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f182, %f170, %f80, %f178;
	fma.rn.ftz.f32 	%f183, %f170, %f81, %f179;
	fma.rn.ftz.f32 	%f184, %f170, %f82, %f180;
	fma.rn.ftz.f32 	%f185, %f170, %f83, %f181;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f186, %f171, %f84, %f182;
	fma.rn.ftz.f32 	%f187, %f171, %f85, %f183;
	fma.rn.ftz.f32 	%f188, %f171, %f86, %f184;
	fma.rn.ftz.f32 	%f189, %f171, %f87, %f185;
	.loc 1 28 1
	fma.rn.ftz.f32 	%f190, %f172, %f88, %f186;
	fma.rn.ftz.f32 	%f191, %f172, %f89, %f187;
	fma.rn.ftz.f32 	%f192, %f172, %f90, %f188;
	fma.rn.ftz.f32 	%f193, %f172, %f91, %f189;
	.loc 1 28 1
	mul.ftz.f32 	%f9, %f190, %f177;
	mul.ftz.f32 	%f8, %f191, %f177;
	mul.ftz.f32 	%f7, %f192, %f177;
	mul.ftz.f32 	%f10, %f193, %f177;
	.loc 1 28 1
	mad.lo.s32 	%r13, %r3, %r4, %r2;
	.loc 1 28 1
	cvt.s64.s32	%rd3, %r13;
	.loc 1 28 1
	setp.eq.s32	%p21, %r5, 0;
	@%p21 bra 	BB0_5;

	.loc 1 28 1
	shl.b64 	%rd24, %rd3, 4;
	add.s64 	%rd25, %rd1, %rd24;
	st.global.v4.f32 	[%rd25], {%f7, %f8, %f9, %f10};
	bra.uni 	BB0_6;

BB0_5:
	.loc 1 28 1
	shl.b64 	%rd26, %rd3, 3;
	add.s64 	%rd27, %rd1, %rd26;
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f7;
	mov.b16 	%rs1, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f8;
	mov.b16 	%rs2, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f9;
	mov.b16 	%rs3, %temp;
}
	.loc 2 3513 10
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f10;
	mov.b16 	%rs4, %temp;
}
	.loc 1 28 241
	st.global.v4.u16 	[%rd27], {%rs1, %rs2, %rs3, %rs4};

BB0_6:
	.loc 1 28 2
	ret;
}


