//
// Generated by NVIDIA NVVM Compiler
// Compiler built on Fri Jul 25 04:36:16 2014 (1406288176)
// Cuda compilation tools, release 6.5, V6.5.13
//

.version 4.1
.target sm_30
.address_size 64

.global .texref texture0_RECT;

.visible .entry ShaderKernel_fxMedianFilter5x5H(
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_0,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_1,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_2,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_3,
	.param .u32 ShaderKernel_fxMedianFilter5x5H_param_4,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_5,
	.param .u64 ShaderKernel_fxMedianFilter5x5H_param_6
)
{
	.reg .pred 	%p<41>;
	.reg .s16 	%rs<5>;
	.reg .s32 	%r<14>;
	.reg .f32 	%f<89>;
	.reg .s64 	%rd<18>;


	ld.param.u64 	%rd3, [ShaderKernel_fxMedianFilter5x5H_param_0];
	ld.param.u32 	%r3, [ShaderKernel_fxMedianFilter5x5H_param_1];
	ld.param.u32 	%r4, [ShaderKernel_fxMedianFilter5x5H_param_2];
	ld.param.u32 	%r5, [ShaderKernel_fxMedianFilter5x5H_param_3];
	ld.param.u32 	%r6, [ShaderKernel_fxMedianFilter5x5H_param_4];
	cvta.to.global.u64 	%rd1, %rd3;
	mov.u32 	%r7, %ntid.x;
	mov.u32 	%r8, %ctaid.x;
	mov.u32 	%r9, %tid.x;
	mad.lo.s32 	%r1, %r7, %r8, %r9;
	mov.u32 	%r10, %ntid.y;
	mov.u32 	%r11, %ctaid.y;
	mov.u32 	%r12, %tid.y;
	mad.lo.s32 	%r2, %r10, %r11, %r12;
	setp.lt.s32	%p1, %r1, %r5;
	setp.lt.s32	%p2, %r2, %r6;
	and.pred  	%p3, %p1, %p2;
	@!%p3 bra 	BB0_4;
	bra.uni 	BB0_1;

BB0_1:
	cvt.rn.f32.s32	%f35, %r1;
	add.ftz.f32 	%f21, %f35, 0f3F000000;
	cvt.rn.f32.s32	%f36, %r2;
	add.ftz.f32 	%f22, %f36, 0f3F000000;
	add.ftz.f32 	%f15, %f21, 0fBF800000;
	add.ftz.f32 	%f16, %f22, 0f80000000;
	add.ftz.f32 	%f9, %f21, 0fC0000000;
	add.ftz.f32 	%f27, %f21, 0f3F800000;
	add.ftz.f32 	%f34, %f22, 0f00000000;
	add.ftz.f32 	%f33, %f21, 0f40000000;
	// inline asm
	tex.2d.v4.f32.f32 {%f5, %f6, %f7, %f8}, [texture0_RECT, {%f9, %f16}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f11, %f12, %f13, %f14}, [texture0_RECT, {%f15, %f16}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f17, %f18, %f19, %f20}, [texture0_RECT, {%f21, %f22}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f23, %f24, %f25, %f26}, [texture0_RECT, {%f27, %f34}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f29, %f30, %f31, %f32}, [texture0_RECT, {%f33, %f34}];
	// inline asm
	setp.gt.ftz.f32	%p4, %f7, %f13;
	selp.f32	%f37, %f13, %f7, %p4;
	setp.gt.ftz.f32	%p5, %f6, %f12;
	selp.f32	%f38, %f12, %f6, %p5;
	setp.gt.ftz.f32	%p6, %f5, %f11;
	selp.f32	%f39, %f11, %f5, %p6;
	setp.gt.ftz.f32	%p7, %f8, %f14;
	selp.f32	%f40, %f14, %f8, %p7;
	selp.f32	%f41, %f7, %f13, %p4;
	selp.f32	%f42, %f6, %f12, %p5;
	selp.f32	%f43, %f5, %f11, %p6;
	selp.f32	%f44, %f8, %f14, %p7;
	setp.gt.ftz.f32	%p8, %f19, %f25;
	selp.f32	%f45, %f25, %f19, %p8;
	setp.gt.ftz.f32	%p9, %f18, %f24;
	selp.f32	%f46, %f24, %f18, %p9;
	setp.gt.ftz.f32	%p10, %f17, %f23;
	selp.f32	%f47, %f23, %f17, %p10;
	setp.gt.ftz.f32	%p11, %f20, %f26;
	selp.f32	%f48, %f26, %f20, %p11;
	selp.f32	%f49, %f19, %f25, %p8;
	selp.f32	%f50, %f18, %f24, %p9;
	selp.f32	%f51, %f17, %f23, %p10;
	selp.f32	%f52, %f20, %f26, %p11;
	setp.gt.ftz.f32	%p12, %f41, %f45;
	selp.f32	%f53, %f45, %f41, %p12;
	setp.gt.ftz.f32	%p13, %f42, %f46;
	selp.f32	%f54, %f46, %f42, %p13;
	setp.gt.ftz.f32	%p14, %f43, %f47;
	selp.f32	%f55, %f47, %f43, %p14;
	setp.gt.ftz.f32	%p15, %f44, %f48;
	selp.f32	%f56, %f48, %f44, %p15;
	selp.f32	%f57, %f41, %f45, %p12;
	selp.f32	%f58, %f42, %f46, %p13;
	selp.f32	%f59, %f43, %f47, %p14;
	selp.f32	%f60, %f44, %f48, %p15;
	setp.gt.ftz.f32	%p16, %f49, %f31;
	selp.f32	%f61, %f31, %f49, %p16;
	setp.gt.ftz.f32	%p17, %f50, %f30;
	selp.f32	%f62, %f30, %f50, %p17;
	setp.gt.ftz.f32	%p18, %f51, %f29;
	selp.f32	%f63, %f29, %f51, %p18;
	setp.gt.ftz.f32	%p19, %f52, %f32;
	selp.f32	%f64, %f32, %f52, %p19;
	selp.f32	%f65, %f49, %f31, %p16;
	selp.f32	%f66, %f50, %f30, %p17;
	selp.f32	%f67, %f51, %f29, %p18;
	selp.f32	%f68, %f52, %f32, %p19;
	setp.gt.ftz.f32	%p20, %f37, %f53;
	selp.f32	%f69, %f37, %f53, %p20;
	setp.gt.ftz.f32	%p21, %f38, %f54;
	selp.f32	%f70, %f38, %f54, %p21;
	setp.gt.ftz.f32	%p22, %f39, %f55;
	selp.f32	%f71, %f39, %f55, %p22;
	setp.gt.ftz.f32	%p23, %f40, %f56;
	selp.f32	%f72, %f40, %f56, %p23;
	setp.gt.ftz.f32	%p24, %f57, %f61;
	selp.f32	%f73, %f61, %f57, %p24;
	setp.gt.ftz.f32	%p25, %f58, %f62;
	selp.f32	%f74, %f62, %f58, %p25;
	setp.gt.ftz.f32	%p26, %f59, %f63;
	selp.f32	%f75, %f63, %f59, %p26;
	setp.gt.ftz.f32	%p27, %f60, %f64;
	selp.f32	%f76, %f64, %f60, %p27;
	selp.f32	%f77, %f57, %f61, %p24;
	selp.f32	%f78, %f58, %f62, %p25;
	selp.f32	%f79, %f59, %f63, %p26;
	selp.f32	%f80, %f60, %f64, %p27;
	setp.gt.ftz.f32	%p28, %f69, %f73;
	selp.f32	%f81, %f69, %f73, %p28;
	setp.gt.ftz.f32	%p29, %f70, %f74;
	selp.f32	%f82, %f70, %f74, %p29;
	setp.gt.ftz.f32	%p30, %f71, %f75;
	selp.f32	%f83, %f71, %f75, %p30;
	setp.gt.ftz.f32	%p31, %f72, %f76;
	selp.f32	%f84, %f72, %f76, %p31;
	setp.gt.ftz.f32	%p32, %f77, %f65;
	selp.f32	%f85, %f65, %f77, %p32;
	setp.gt.ftz.f32	%p33, %f78, %f66;
	selp.f32	%f86, %f66, %f78, %p33;
	setp.gt.ftz.f32	%p34, %f79, %f67;
	selp.f32	%f87, %f67, %f79, %p34;
	setp.gt.ftz.f32	%p35, %f80, %f68;
	selp.f32	%f88, %f68, %f80, %p35;
	setp.gt.ftz.f32	%p36, %f81, %f85;
	selp.f32	%f1, %f85, %f81, %p36;
	setp.gt.ftz.f32	%p37, %f82, %f86;
	selp.f32	%f2, %f86, %f82, %p37;
	setp.gt.ftz.f32	%p38, %f83, %f87;
	selp.f32	%f3, %f87, %f83, %p38;
	setp.gt.ftz.f32	%p39, %f84, %f88;
	selp.f32	%f4, %f88, %f84, %p39;
	mad.lo.s32 	%r13, %r2, %r3, %r1;
	cvt.s64.s32	%rd2, %r13;
	setp.eq.s32	%p40, %r4, 0;
	@%p40 bra 	BB0_3;

	shl.b64 	%rd14, %rd2, 4;
	add.s64 	%rd15, %rd1, %rd14;
	st.global.v4.f32 	[%rd15], {%f3, %f2, %f1, %f4};
	bra.uni 	BB0_4;

BB0_3:
	shl.b64 	%rd16, %rd2, 3;
	add.s64 	%rd17, %rd1, %rd16;
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f4;
	mov.b16 	%rs1, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f1;
	mov.b16 	%rs2, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f2;
	mov.b16 	%rs3, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f3;
	mov.b16 	%rs4, %temp;
}
	st.global.v4.u16 	[%rd17], {%rs4, %rs3, %rs2, %rs1};

BB0_4:
	ret;
}


