//
// Generated by NVIDIA NVVM Compiler
// Compiler built on Fri Jul 25 04:36:16 2014 (1406288176)
// Cuda compilation tools, release 6.5, V6.5.13
//

.version 4.1
.target sm_30
.address_size 64

.global .texref texture0_RECT;
// ShaderKernel_fxDegrainPass1$__cuda_local_var_180673_474_non_const_p_local has been demoted

.visible .entry ShaderKernel_fxDegrainPass1(
	.param .u64 ShaderKernel_fxDegrainPass1_param_0,
	.param .u32 ShaderKernel_fxDegrainPass1_param_1,
	.param .u32 ShaderKernel_fxDegrainPass1_param_2,
	.param .u32 ShaderKernel_fxDegrainPass1_param_3,
	.param .u32 ShaderKernel_fxDegrainPass1_param_4,
	.param .u64 ShaderKernel_fxDegrainPass1_param_5,
	.param .u64 ShaderKernel_fxDegrainPass1_param_6
)
{
	.reg .pred 	%p<22>;
	.reg .s16 	%rs<5>;
	.reg .s32 	%r<14>;
	.reg .f32 	%f<190>;
	.reg .s64 	%rd<28>;
	// demoted variable
	.shared .align 16 .b8 ShaderKernel_fxDegrainPass1$__cuda_local_var_180673_474_non_const_p_local[16];

	ld.param.u64 	%rd4, [ShaderKernel_fxDegrainPass1_param_0];
	ld.param.u32 	%r4, [ShaderKernel_fxDegrainPass1_param_1];
	ld.param.u32 	%r5, [ShaderKernel_fxDegrainPass1_param_2];
	ld.param.u32 	%r6, [ShaderKernel_fxDegrainPass1_param_3];
	ld.param.u32 	%r7, [ShaderKernel_fxDegrainPass1_param_4];
	ld.param.u64 	%rd3, [ShaderKernel_fxDegrainPass1_param_5];
	cvta.to.global.u64 	%rd1, %rd4;
	mov.u32 	%r8, %ntid.x;
	mov.u32 	%r9, %ctaid.x;
	mov.u32 	%r1, %tid.x;
	mad.lo.s32 	%r2, %r8, %r9, %r1;
	mov.u32 	%r10, %ntid.y;
	mov.u32 	%r11, %ctaid.y;
	mov.u32 	%r12, %tid.y;
	mad.lo.s32 	%r3, %r10, %r11, %r12;
	setp.lt.s32	%p1, %r2, %r6;
	setp.lt.s32	%p2, %r3, %r7;
	and.pred  	%p3, %p1, %p2;
	@!%p3 bra 	BB0_6;
	bra.uni 	BB0_1;

BB0_1:
	setp.ne.s32	%p4, %r1, 0;
	@%p4 bra 	BB0_3;

	cvta.to.global.u64 	%rd5, %rd3;
	ld.global.v4.f32 	{%f7, %f8, %f9, %f10}, [%rd5];
	st.shared.v4.f32 	[ShaderKernel_fxDegrainPass1$__cuda_local_var_180673_474_non_const_p_local], {%f7, %f8, %f9, %f10};

BB0_3:
	cvt.rn.f32.s32	%f15, %r2;
	add.ftz.f32 	%f1, %f15, 0f3F000000;
	cvt.rn.f32.s32	%f16, %r3;
	add.ftz.f32 	%f2, %f16, 0f3F000000;
	bar.sync 	0;
	add.ftz.f32 	%f34, %f2, 0f3F800000;
	mov.f32 	%f71, 0f3F800000;
	add.ftz.f32 	%f57, %f1, 0fBF800000;
	// inline asm
	tex.2d.v4.f32.f32 {%f17, %f18, %f19, %f20}, [texture0_RECT, {%f57, %f34}];
	// inline asm
	add.ftz.f32 	%f63, %f1, 0f00000000;
	// inline asm
	tex.2d.v4.f32.f32 {%f23, %f24, %f25, %f26}, [texture0_RECT, {%f63, %f34}];
	// inline asm
	add.ftz.f32 	%f69, %f1, 0f3F800000;
	// inline asm
	tex.2d.v4.f32.f32 {%f29, %f30, %f31, %f32}, [texture0_RECT, {%f69, %f34}];
	// inline asm
	add.ftz.f32 	%f52, %f2, 0f00000000;
	// inline asm
	tex.2d.v4.f32.f32 {%f35, %f36, %f37, %f38}, [texture0_RECT, {%f57, %f52}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f41, %f42, %f43, %f44}, [texture0_RECT, {%f1, %f2}];
	// inline asm
	// inline asm
	tex.2d.v4.f32.f32 {%f47, %f48, %f49, %f50}, [texture0_RECT, {%f69, %f52}];
	// inline asm
	add.ftz.f32 	%f72, %f49, %f37;
	add.ftz.f32 	%f73, %f48, %f36;
	add.ftz.f32 	%f74, %f47, %f35;
	add.ftz.f32 	%f75, %f50, %f38;
	add.ftz.f32 	%f70, %f2, 0fBF800000;
	// inline asm
	tex.2d.v4.f32.f32 {%f53, %f54, %f55, %f56}, [texture0_RECT, {%f57, %f70}];
	// inline asm
	add.ftz.f32 	%f76, %f55, %f31;
	add.ftz.f32 	%f77, %f54, %f30;
	add.ftz.f32 	%f78, %f53, %f29;
	add.ftz.f32 	%f79, %f56, %f32;
	// inline asm
	tex.2d.v4.f32.f32 {%f59, %f60, %f61, %f62}, [texture0_RECT, {%f63, %f70}];
	// inline asm
	add.ftz.f32 	%f80, %f61, %f25;
	add.ftz.f32 	%f81, %f60, %f24;
	add.ftz.f32 	%f82, %f59, %f23;
	add.ftz.f32 	%f83, %f62, %f26;
	// inline asm
	tex.2d.v4.f32.f32 {%f65, %f66, %f67, %f68}, [texture0_RECT, {%f69, %f70}];
	// inline asm
	add.ftz.f32 	%f84, %f67, %f19;
	add.ftz.f32 	%f85, %f66, %f18;
	add.ftz.f32 	%f86, %f65, %f17;
	add.ftz.f32 	%f87, %f68, %f20;
	fma.rn.ftz.f32 	%f88, %f37, 0f3F666666, %f36;
	fma.rn.ftz.f32 	%f89, %f35, 0f3F4CCCCD, %f88;
	fma.rn.ftz.f32 	%f90, %f31, 0f3F666666, %f30;
	fma.rn.ftz.f32 	%f91, %f29, 0f3F4CCCCD, %f90;
	fma.rn.ftz.f32 	%f92, %f25, 0f3F666666, %f24;
	fma.rn.ftz.f32 	%f93, %f23, 0f3F4CCCCD, %f92;
	fma.rn.ftz.f32 	%f94, %f19, 0f3F666666, %f18;
	fma.rn.ftz.f32 	%f95, %f17, 0f3F4CCCCD, %f94;
	fma.rn.ftz.f32 	%f96, %f43, 0f3F666666, %f42;
	fma.rn.ftz.f32 	%f97, %f41, 0f3F4CCCCD, %f96;
	fma.rn.ftz.f32 	%f98, %f49, 0f3F666666, %f48;
	fma.rn.ftz.f32 	%f99, %f47, 0f3F4CCCCD, %f98;
	fma.rn.ftz.f32 	%f100, %f55, 0f3F666666, %f54;
	fma.rn.ftz.f32 	%f101, %f53, 0f3F4CCCCD, %f100;
	fma.rn.ftz.f32 	%f102, %f61, 0f3F666666, %f60;
	fma.rn.ftz.f32 	%f103, %f59, 0f3F4CCCCD, %f102;
	fma.rn.ftz.f32 	%f104, %f67, 0f3F666666, %f66;
	fma.rn.ftz.f32 	%f105, %f65, 0f3F4CCCCD, %f104;
	mul.ftz.f32 	%f106, %f73, 0f3E485CD8;
	fma.rn.ftz.f32 	%f107, %f72, 0f3DCC1E0A, %f106;
	fma.rn.ftz.f32 	%f108, %f74, 0f3D1BA5E3, %f107;
	mul.ftz.f32 	%f109, %f77, 0f3E485CD8;
	fma.rn.ftz.f32 	%f110, %f76, 0f3DCC1E0A, %f109;
	fma.rn.ftz.f32 	%f111, %f78, 0f3D1BA5E3, %f110;
	mul.ftz.f32 	%f112, %f81, 0f3E485CD8;
	fma.rn.ftz.f32 	%f113, %f80, 0f3DCC1E0A, %f112;
	fma.rn.ftz.f32 	%f114, %f82, 0f3D1BA5E3, %f113;
	mul.ftz.f32 	%f115, %f85, 0f3E485CD8;
	fma.rn.ftz.f32 	%f116, %f84, 0f3DCC1E0A, %f115;
	fma.rn.ftz.f32 	%f117, %f86, 0f3D1BA5E3, %f116;
	mul.ftz.f32 	%f118, %f42, 0f3E485CD8;
	fma.rn.ftz.f32 	%f119, %f43, 0f3DCC1E0A, %f118;
	fma.rn.ftz.f32 	%f120, %f41, 0f3D1BA5E3, %f119;
	add.ftz.f32 	%f121, %f108, %f120;
	cvt.ftz.sat.f32.f32	%f122, %f121;
	add.ftz.f32 	%f123, %f111, %f120;
	cvt.ftz.sat.f32.f32	%f124, %f123;
	add.ftz.f32 	%f125, %f114, %f120;
	cvt.ftz.sat.f32.f32	%f126, %f125;
	add.ftz.f32 	%f127, %f117, %f120;
	cvt.ftz.sat.f32.f32	%f128, %f127;
	setp.gt.ftz.f32	%p5, %f99, %f97;
	selp.f32	%f129, %f97, %f99, %p5;
	setp.gt.ftz.f32	%p6, %f101, %f97;
	selp.f32	%f130, %f97, %f101, %p6;
	setp.gt.ftz.f32	%p7, %f103, %f97;
	selp.f32	%f131, %f97, %f103, %p7;
	setp.gt.ftz.f32	%p8, %f105, %f97;
	selp.f32	%f132, %f97, %f105, %p8;
	setp.gt.ftz.f32	%p9, %f129, %f89;
	selp.f32	%f133, %f89, %f129, %p9;
	setp.gt.ftz.f32	%p10, %f130, %f91;
	selp.f32	%f134, %f91, %f130, %p10;
	setp.gt.ftz.f32	%p11, %f131, %f93;
	selp.f32	%f135, %f93, %f131, %p11;
	setp.gt.ftz.f32	%p12, %f132, %f95;
	selp.f32	%f136, %f95, %f132, %p12;
	selp.f32	%f137, %f99, %f97, %p5;
	selp.f32	%f138, %f101, %f97, %p6;
	selp.f32	%f139, %f103, %f97, %p7;
	selp.f32	%f140, %f105, %f97, %p8;
	setp.gt.ftz.f32	%p13, %f137, %f89;
	selp.f32	%f141, %f137, %f89, %p13;
	setp.gt.ftz.f32	%p14, %f138, %f91;
	selp.f32	%f142, %f138, %f91, %p14;
	setp.gt.ftz.f32	%p15, %f139, %f93;
	selp.f32	%f143, %f139, %f93, %p15;
	setp.gt.ftz.f32	%p16, %f140, %f95;
	selp.f32	%f144, %f140, %f95, %p16;
	sub.ftz.f32 	%f145, %f141, %f133;
	sub.ftz.f32 	%f146, %f142, %f134;
	sub.ftz.f32 	%f147, %f143, %f135;
	sub.ftz.f32 	%f148, %f144, %f136;
	ld.shared.v2.f32 	{%f149, %f150}, [ShaderKernel_fxDegrainPass1$__cuda_local_var_180673_474_non_const_p_local];
	sub.ftz.f32 	%f151, %f71, %f122;
	mul.ftz.f32 	%f153, %f151, %f149;
	fma.rn.ftz.f32 	%f155, %f122, %f150, %f153;
	sub.ftz.f32 	%f156, %f71, %f124;
	mul.ftz.f32 	%f157, %f156, %f149;
	fma.rn.ftz.f32 	%f158, %f124, %f150, %f157;
	sub.ftz.f32 	%f159, %f71, %f126;
	mul.ftz.f32 	%f160, %f159, %f149;
	fma.rn.ftz.f32 	%f161, %f126, %f150, %f160;
	sub.ftz.f32 	%f162, %f71, %f128;
	mul.ftz.f32 	%f163, %f162, %f149;
	fma.rn.ftz.f32 	%f164, %f128, %f150, %f163;
	setp.lt.ftz.f32	%p17, %f145, %f155;
	selp.f32	%f165, 0f3F800000, 0f00000000, %p17;
	setp.lt.ftz.f32	%p18, %f146, %f158;
	selp.f32	%f166, 0f3F800000, 0f00000000, %p18;
	setp.lt.ftz.f32	%p19, %f147, %f161;
	selp.f32	%f167, 0f3F800000, 0f00000000, %p19;
	setp.lt.ftz.f32	%p20, %f148, %f164;
	selp.f32	%f168, 0f3F800000, 0f00000000, %p20;
	add.ftz.f32 	%f169, %f165, %f166;
	add.ftz.f32 	%f170, %f169, %f167;
	add.ftz.f32 	%f171, %f170, %f168;
	fma.rn.ftz.f32 	%f172, %f171, 0f40000000, 0f3F800000;
	div.rn.ftz.f32 	%f173, %f71, %f172;
	fma.rn.ftz.f32 	%f174, %f165, %f72, %f43;
	fma.rn.ftz.f32 	%f175, %f165, %f73, %f42;
	fma.rn.ftz.f32 	%f176, %f165, %f74, %f41;
	fma.rn.ftz.f32 	%f177, %f165, %f75, %f44;
	fma.rn.ftz.f32 	%f178, %f166, %f76, %f174;
	fma.rn.ftz.f32 	%f179, %f166, %f77, %f175;
	fma.rn.ftz.f32 	%f180, %f166, %f78, %f176;
	fma.rn.ftz.f32 	%f181, %f166, %f79, %f177;
	fma.rn.ftz.f32 	%f182, %f167, %f80, %f178;
	fma.rn.ftz.f32 	%f183, %f167, %f81, %f179;
	fma.rn.ftz.f32 	%f184, %f167, %f82, %f180;
	fma.rn.ftz.f32 	%f185, %f167, %f83, %f181;
	fma.rn.ftz.f32 	%f186, %f168, %f84, %f182;
	fma.rn.ftz.f32 	%f187, %f168, %f85, %f183;
	fma.rn.ftz.f32 	%f188, %f168, %f86, %f184;
	fma.rn.ftz.f32 	%f189, %f168, %f87, %f185;
	mul.ftz.f32 	%f3, %f186, %f173;
	mul.ftz.f32 	%f4, %f187, %f173;
	mul.ftz.f32 	%f5, %f188, %f173;
	mul.ftz.f32 	%f6, %f189, %f173;
	mad.lo.s32 	%r13, %r3, %r4, %r2;
	cvt.s64.s32	%rd2, %r13;
	setp.eq.s32	%p21, %r5, 0;
	@%p21 bra 	BB0_5;

	shl.b64 	%rd24, %rd2, 4;
	add.s64 	%rd25, %rd1, %rd24;
	st.global.v4.f32 	[%rd25], {%f5, %f4, %f3, %f6};
	bra.uni 	BB0_6;

BB0_5:
	shl.b64 	%rd26, %rd2, 3;
	add.s64 	%rd27, %rd1, %rd26;
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f6;
	mov.b16 	%rs1, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f3;
	mov.b16 	%rs2, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f4;
	mov.b16 	%rs3, %temp;
}
	{
	.reg .b16 %temp;
	cvt.rn.ftz.f16.f32 	%temp, %f5;
	mov.b16 	%rs4, %temp;
}
	st.global.v4.u16 	[%rd27], {%rs4, %rs3, %rs2, %rs1};

BB0_6:
	ret;
}


